在一個(gè)已有的PCB板子上分析和發(fā)現(xiàn)信號(hào)完整性問(wèn)題是一件非常困難的事情，即使找到了問(wèn)題，在一個(gè)已經(jīng)成型的板子上實(shí)施有效的解決方法也會(huì)花費(fèi)大量時(shí)間和費(fèi)用。一個(gè)最有效的方法就是在物理設(shè)計(jì)完成之前查找、發(fā)現(xiàn)并在電路設(shè)計(jì)過(guò)程中消除或減小信號(hào)完整性問(wèn)題，這就需要在EDA工具的輔助下，對(duì)電路的參數(shù)進(jìn)行仿真分析，以提前發(fā)現(xiàn)問(wèn)題，縮短研發(fā)周期，降低研發(fā)成本，同時(shí)也可以增強(qiáng)設(shè)計(jì)者的自信度。


漢普目前具有完善的SI仿真設(shè)計(jì)流程和SI問(wèn)題解決方案，布線前的仿真可以根據(jù)信號(hào)完整性的設(shè)計(jì)要求以及時(shí)序要求，幫助設(shè)計(jì)者選擇元器件、調(diào)整原器件布局、規(guī)劃系統(tǒng)時(shí)鐘網(wǎng)絡(luò)、以及確定關(guān)鍵網(wǎng)絡(luò)的短接策略和拓?fù)浣Y(jié)構(gòu)；布線后的仿真可以評(píng)估走線的反射、振鈴、過(guò)沖、串?dāng)_，時(shí)序等參數(shù)是否符合設(shè)計(jì)要求，幫助發(fā)現(xiàn)潛在的SI問(wèn)題，提高設(shè)計(jì)的可靠性。 

查看詳情：http://www.hampoo.com/service/signal_integrity